डिजिटल आस्टसीलस्कप के साथ स्विच मोड बिजली की आपूर्ति माप विधि
स्विचिंग उपकरणों की बिजली की आपूर्ति को सटीक रूप से मापने के लिए, पहले वोल्टेज पर और वोल्टेज पर पहले मापना आवश्यक है। हालांकि, एक विशिष्ट 8- बिट डिजिटल ऑसिलोस्कोप की गतिशील रेंज एक ही अधिग्रहण चक्र में टर्न ऑफ अवधि के दौरान टर्न-ऑन अवधि और उच्च वोल्टेज के दौरान दोनों मिलिवोल्ट स्तर के संकेतों को सटीक रूप से कैप्चर करने के लिए पर्याप्त नहीं है। इस संकेत को पकड़ने के लिए, आस्टसीलस्कप की ऊर्ध्वाधर सीमा को प्रति डिवीजन 100 वोल्ट पर सेट किया जाना चाहिए। इस सेटिंग के तहत, ऑसिलोस्कोप 1000V तक वोल्टेज को स्वीकार कर सकता है, जो ऑसिलोस्कोप को ओवरलोड किए बिना 700V सिग्नल के अधिग्रहण की अनुमति देता है। इस सेटिंग का उपयोग करने में समस्या यह है कि अधिकतम संवेदनशीलता (न्यूनतम सिग्नल आयाम जिसे हल किया जा सकता है) 1000/256 हो गया है, जो लगभग 4V है।
पावर माप के लिए एक डिजिटल ऑसिलोस्कोप का उपयोग करने के लिए, MOSFET स्विचिंग उपकरणों के नाली और स्रोत के बीच वोल्टेज और वर्तमान को मापना आवश्यक है (जैसा कि चित्र 2 में दिखाया गया है), या कलेक्टर और IGBT के एमिटर के बीच वोल्टेज। इस कार्य के लिए दो अलग-अलग जांचों की आवश्यकता होती है: एक उच्च-वोल्टेज अंतर जांच और एक वर्तमान जांच। उत्तरार्द्ध आमतौर पर एक गैर -सम्मिलित हॉल प्रभाव जांच है। इन दोनों जांचों में से प्रत्येक का अपना अनूठा ट्रांसमिशन देरी है। इन दो देरी के बीच का अंतर (समय विचलन के रूप में जाना जाता है) के परिणामस्वरूप गलत आयाम माप और समय से संबंधित माप हो सकते हैं। अधिकतम शिखर शक्ति और क्षेत्र के माप पर जांच संचरण देरी के प्रभाव को समझना महत्वपूर्ण है। आखिरकार, पावर वोल्टेज और करंट का उत्पाद है। यदि दो गुणा किए गए चर को ठीक से ठीक नहीं किया जाता है, तो परिणाम गलत होगा। जब समय विचलन के लिए जांच को सही ढंग से कैलिब्रेट नहीं किया जाता है, तो स्विच लॉस जैसे मापों की सटीकता प्रभावित होगी।
वास्तविक आस्टसीलस्कप स्क्रीन आरेख जांच में देरी के प्रभाव को दर्शाता है। यह DUT से जुड़े अंतर जांच और वर्तमान जांच का उपयोग करता है। वोल्टेज और वर्तमान संकेत अंशांकन जुड़नार के माध्यम से प्रदान किए जाते हैं। चित्रा 6 वोल्टेज जांच और वर्तमान जांच के बीच समय में देरी को दर्शाता है, जबकि चित्रा 7 दोनों जांच (6.059MW) के समय की देरी को सही किए बिना प्राप्त माप परिणामों को दर्शाता है। चित्र 8 जांच में देरी को सही करने के प्रभाव को दर्शाता है। दो संदर्भ घटता के ओवरलैप से संकेत मिलता है कि देरी को मुआवजा दिया गया है। चित्र 9 में माप परिणाम सही समय में देरी को सही करने के महत्व को इंगित करते हैं। यह उदाहरण दर्शाता है कि समय देरी 6%की माप त्रुटि का परिचय देती है। समय की देरी को सही करने से शिखर की मापन त्रुटि को कम कर देता है।
कुछ पावर माप सॉफ्टवेयर स्वचालित रूप से चयनित जांच संयोजन के समय विचलन को ठीक कर सकते हैं। सॉफ्टवेयर आस्टसीलस्कप को नियंत्रित करता है और वोल्टेज और वोल्टेज सिग्नल के माध्यम से वोल्टेज और वर्तमान चैनलों के बीच देरी को समायोजित करता है और वोल्टेज और वर्तमान जांच के बीच ट्रांसमिशन देरी में अंतर को खत्म करने के लिए वोल्टेज संकेतों का संकेत देता है।
एक स्थिर सुधार समय विचलन फ़ंक्शन का भी उपयोग किया जा सकता है, बशर्ते कि विशिष्ट वोल्टेज और वर्तमान जांच में निरंतर और दोहराने योग्य संचरण देरी हो। स्थिर सुधार समय विचलन का कार्य स्वचालित रूप से एक अंतर्निहित ट्रांसमिशन शेड्यूल के आधार पर चयनित जांच के लिए चयनित वोल्टेज और वर्तमान चैनलों के बीच देरी को समायोजित करता है। यह तकनीक समय विचलन को कम करने के लिए एक तेज और सुविधाजनक विधि प्रदान करती है।
